a2979 路人甲乙丙
3508 Posts
quote:Originally posted by damau第一，堆疊不是中國發明的，早就有人再用，連IEEE都在提出3D IC或堆疊die 測試標準，根本不是像華為所謂發展新原則第二，沒人否認堆疊，3D 設計能提昇性能.第三，堆疊隨著密度越高，問題越多，像熱量問題，若光靠降頻，則速度到峰值後會迅速下掉，若設計散熱管道，如何保障熱循環能排散熱量，如何能保証細小管線內長時間不會因雜質或結晶而堵塞？第四.若華為只是聲稱下代晶片用堆疊方式來增加性能，我相信不會有那麼大爭議 説是概念也可，但說搞出個定律（Law)就太超過了，很多問題都自己或產業還找不到答案呢.若是只是商業宣傳也罷，在IEEE這種大神雲集地方當成定律發表，不被釘死才怪最後我認為華為第一代堆疊晶片也許問題並不太嚴重，但隨著設計複雜化，堆疊增加，問題會越來越大.對華為來説，但反正韭菜錢已經進入口袋，再搞個什麼雞巴定律，再依樣畫壺再搞一次就好.
quote:Originally posted by Henschel在口国腦殘心目中，黃仁勳也只是眼睛腦子也不太行的奇葩物種
guy123 路人甲乙丙
4271 Posts
damau 路人甲乙丙
1947 Posts
quote:Originally posted by guy123quote:Originally posted by damau第一，堆疊不是中國發明的，早就有人再用，連IEEE都在提出3D IC或堆疊die 測試標準，根本不是像華為所謂發展新原則第二，沒人否認堆疊，3D 設計能提昇性能.第三，堆疊隨著密度越高，問題越多，像熱量問題，若光靠降頻，則速度到峰值後會迅速下掉，若設計散熱管道，如何保障熱循環能排散熱量，如何能保証細小管線內長時間不會因雜質或結晶而堵塞？第四.若華為只是聲稱下代晶片用堆疊方式來增加性能，我相信不會有那麼大爭議 説是概念也可，但說搞出個定律（Law)就太超過了，很多問題都自己或產業還找不到答案呢.若是只是商業宣傳也罷，在IEEE這種大神雲集地方當成定律發表，不被釘死才怪最後我認為華為第一代堆疊晶片也許問題並不太嚴重，但隨著設計複雜化，堆疊增加，問題會越來越大.對華為來説，但反正韭菜錢已經進入口袋，再搞個什麼雞巴定律，再依樣畫壺再搞一次就好. 阁下新闻都没搞清楚就在这叭叭叭，这和3D封装是两码事，3D封装可没法缩短上下两层之间的信号传输距离。3D封装的核心是连接已经成型的独立裸芯（die），而逻辑折叠的核心是重新布局单颗裸芯内部的逻辑门。 3D封装对象是多颗独立制造的die叠加；逻辑折叠的工作对象是同一颗die内部的组合逻辑门。区别就像是雕版印刷和活字印刷，逻辑折叠要在设计上把联络比较多的模块放在一颗die内部。一个是“把做好的积木搭得紧凑一些”，一个是“在设计积木形状时就考虑如何让它自己站得更稳”。 “华为麒麟2026芯片就是最好的证明。相比麒麟9030 Pro，麒麟2026的晶体管密度大幅提升了53.5%，达到了238MTr/平方毫米，这意味着每平方毫米的芯片面积上可以集成2.38亿个晶体管，理论上与Intel 18A工艺持平，接近初代台积电3nm。同时，SoC性能核能效提升41%，最高主频提升近13%。这些数字不是靠缩小线宽、更换制程得来的，而是在设计端硬生生“挤”出来的。”https://weibo.com/1887344341/5303954323014532
美共大戰15
Posted - 06/02/2026 : 10:49:58
