MDC第二論壇
MDC第二論壇
首頁 | 會員資料 | 註冊 | 最新發表 | 會員列表 | 傳訊 | 搜尋 | 常見問題
登入名稱:
 密碼:
記住密碼
Forgot your Password?

 論壇首頁
 閑聊區
 MDC交誼廳
 半導體產業/電子科技(3)		  發表新標題  回覆本標題
 友善列印
作者  標題 下一個標題  

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/10/2026 :  15:54:15  會員資料 Send WingStar a Private Message  引言回覆
前欄已滿
http://www.acewings.com/cobrachen/forum/topic.asp?TOPIC_ID=11888

換新討論

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/10/2026 :  15:56:35  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/deep-uv-lithography-processing-the-best-kept-secret-of-euv-lithography/
https://www.patsnap.com/resources/blog/articles/euv-mask-defect-inspection-drives-logic-chip-yield/
https://www.reuters.com/world/china/how-china-built-its-manhattan-project-rival-west-ai-chips-2025-12-17/
https://research.ibm.com/publications/through-pellicle-defect-inspection-of-euv-masks-using-an-arf-based-inspection-tool

極紫外光刻技術(EUV)被公認是突破次世代先進製程的終極關鍵，但在製程的光鮮光環背後，存在一個產業內最不為人知的秘密，EUV在量產實務上，
百分之百必須依賴深紫外光刻(Deep Ultraviolet，DUV)工藝的混合編排與暗中支撐，全球晶片代工在製造動輒包含上百層光罩(Mask)的先進人工智慧(AI)晶片時，
出於極高昂的營運成本與發光功率限制，EUV只會被高度精準地用在底層幾何尺寸最嚴苛的核心邏輯與關鍵接觸孔(Contact Holes)上，
而在晶片中上層的佈線、互連以及全新演進的背面供電網路(Backside Power Delivery Network，BSPDN)等輔助結構中，
使用氟化氪(KrF)、氟化氬(ArF)及氬高階浸潤式(ArF Immersion)等DUV設備列印的電路層數，在實務上比EUV多出2至3倍，這項嚴苛的分工事實，
讓DUV工藝成為維持高階晶圓廠每日晶圓吞吐量(Throughput)的隱形主力

其次，先進製程在日常維護與良率管理(Yield Management)上面臨的另一個核心結構性盲區，是光罩防塵薄膜(Pellicle)與缺陷檢測之間的波長失配(Wavelength Mismatch)瓶頸，
為了在13.5奈米(13.5nm)波長的極端真空曝光環境下，保護造價不菲的光罩免受錫液滴(Tin Debris)等碎屑污染，必須使用碳奈米管(Carbon Nanotubes，CNT)或半透明矽基薄膜進行覆蓋，
然而，現行高吞吐量的機台大多仍在使用193奈米(193nm)至257奈米(257nm)的傳統DUV光源，來執行透過薄膜式檢測(Through-Pellicle Inspection)，
檢測波長比實體曝光波長大整整14倍以上，這在光學物理上形成一個致命的偵測漏洞，
使得埋藏在鉬矽(Mo/Si)多層膜反射鏡結構內、小於60奈米(60nm)的半幅間距(Half-pitch)相位缺陷(Phase Defects)極難被精確識別，
大幅增加整條先進產線在實務量產時的崩潰與良率變異風險

最後，這項EUV與DUV必須混合並行的技術真實性，直接牽動西方陣營對反制關鍵技術外流的地緣政治戰略防線，各國政府與其關聯實體早已看穿EUV離不開DUV的硬體現實，
這正是為什麼在美、荷、日等國的聯合限制中，出口管制範圍除了全面嚴禁輸出極紫外光刻機，亦逐步向後延伸並收緊高階浸潤式DUV設備的跨境物流，為了突破地緣封鎖，
特定地區正嘗試在秘密實驗室中，利用極為粗暴的逆向工程(Reverse-Engineering)來拼裝機台，例如強行將舊款DUV的機身底座拆解、並拼裝上國產的替代光源，
試圖組裝出粗糙的工業級替代原型機，然而，西方智財權監控智庫與情報機構警告，
此類拼裝機台在維持臨界尺寸一致性(Critical Dimension Uniformity，CDU)、微秒級對準精度與商業規模化良率上存在不可逾越的技術壁壘，
西方陣營在高階邏輯與國防AI晶片的技術專利防線上，依然保有絕對的結構性領先
Edited by - WingStar on 09/06/2026 16:42:38
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/12/2026 :  09:54:08  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/ai-energy-barrier-forces-system-technology-co-optimization/

隨著AI算力狂潮遭遇嚴重的電力與能源瓶頸，半導體發展藍圖正從單純追求更快的處理器晶片，全面轉向系統與技術協同優化(STCO)的顛覆性架構變革，
2026年的Leti創新日(Leti Innovation Days 2026)上業界一致共識，能源效率已成為重塑下世代AI硬體設計的最核心限制

傳統的半導體研發習慣將元件劃分為不同領域獨立進行優化(如單獨提升處理器時脈、擴大記憶體容量或改進冷卻散熱)，
然而，系統與技術協同優化(System-Technology Co-Optimization，STCO)架構的核心在於全局同步設計，
要求工程師在研發初期就必須將處理器、記憶體、互連架構、晶片封裝、供電網路(Power Delivery)以及熱力學散熱視為一個不可分割的整體系統進行協同設計，
在AI時代，單一領域的盲目提升往往只是將效能瓶頸轉移到另一個環節，無法實質降低總體能耗

隨著AI晶片內部的連接點從數千萬個暴增至數十億個，傳統的2D晶片平面佈局遭遇由電力、記憶體、互連(銅線)與散熱組成的四大壁壘限制，
透過STCO架構，下世代晶片改採Fine-pitch的3D晶圓對晶圓混合鍵合技術，直接將記憶體層(如MRAM或HBM)堆疊在邏輯核心(Logic Core)上方，
這種物理距離的極致縮短，大幅壓縮數據傳輸所需的每位元能耗(picojoules per bit)，能有效實現高頻寬、低延遲且極致省電的運算環境

隨著摩爾定律實體放緩，半導體產業的競爭指標已出現結構性移轉，過往衡量晶片輸出的常規指標(如單純的電晶體密度或運算浮點數)已減少使用，
取而代之的是每瓦、每秒、每代幣輸出的綜合能效比，未來的硬體差異化不再取決於單一裸晶(Die)的製程有多先進，
而是取決於處理器與共同封裝光學元件(CPO)、晶片組(Chiplets)以及低損耗軟體如何高效整合
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/13/2026 :  21:35:04  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/as-ai-moves-from-training-to-inference-optics-moves-closer-to-the-chip/

當人工智慧(AI)工作負載正從初期的模型訓練(Training)大規模轉向實際應用的推論(Inference)階段，晶片間與晶片內的資料傳輸連接性(Connectivity)已取代純粹的算力，
成為新一代AI系統設計的核心瓶頸，比利時微電子研究中心(Imec)的科研人員在2026年7月9日發表的技術專文指出，由於推論任務高度要求即時反應、支援更長上下文視窗、檢索增強生成(RAG)與多模態輸入，
傳統以銅線為介質的電學互連在資料傳輸速率與功耗限制上已達物理極限，促使半導體產業必須將光學技術推向更靠近運算晶片的核心層級

研究團隊分析指出，目前業界正逐步導入的第一步是共同封裝光學(Co-Packaged Optics，CPO)技術，CPO是指將原本放置在主機板或機架遠端的光學收發模組，
直接移入處理器(如GPU、ASIC)或交換器晶片的同一個封裝基板內，藉此縮短電訊號的傳輸路徑、擴大頻寬並提升能源效率，然而，Imec光學互連專案經理Imene Jadli提出警告，
面對未來高性能AI處理器單顆晶片動輒高達250Tb/s的龐大進出頻寬需求，若單純依賴現行的CPO方案，光是光學元件本身的功耗就會飆升至1.25kW，
這在功耗管理上完全無法與已消耗數千瓦的處理器晶片並存，因此，CPO僅能視為過渡技術，而無法作為技術藍圖的終點

為了徹底解決功耗與頻寬失衡的危機，Imec主張產業鏈必須加速朝向2.5D、並最終邁向3D光學輸入/輸出(Optical Input/Output，Optical I/O)的異質整合架構轉型，
3D Optical I/O是一種將光學元件(如微型雷射器、調變器及光電探測器)與傳統的互補式金屬氧化物半導體(CMOS)邏輯電路進行垂直堆疊封裝的技術，
它能讓光訊號直接在晶片表面進行發射與接收，這種光學電路重組的升級，不僅能在高密度推論環境中將傳輸延遲與能耗降至極低，更能跨越晶片尺寸的物理邊界，
為未來的百億億級(Exascale)資料中心建立兼具可擴展性與超高頻寬的開放式硬體
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/19/2026 :  21:01:51  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/ai-data-centers-push-silicon-photonics-toward-300-mm-scale/

人工智慧(AI)資料中心的爆發性需求，將傳統銅線傳輸推向物理極限，為了解決晶片與機櫃之間的頻寬不足與高能耗瓶頸，
意法半導體(STMicroelectronics)等主要晶片製造商正加速擴產300mm的矽光子(Silicon Photonics，SiPh)晶圓，以實現高容量光學互連技術的大規模量產

隨着AI運算架構中的大型語言模型不斷擴大，巨量資料在處理器之間的流動速度成為整體算力的核心限制，傳統銅線的訊號衰減與發熱問題已難以應付，
ST主要透過擴展其PIC100矽光子技術平台，將光學元件與互補式金屬氧化物半導體(Bi-polar Complementary Metal-Oxide-Semiconductor，BiCMOS)整合在12吋晶圓上，
這種300mm製程能利用更現代化的微影與製程控制技術，在顯著降低晶片單位成本的同時，大幅提升光學互連組件的量產均勻度與良率

在整體產業生態鏈上，移動光訊號的矽光子技術與先進封裝(Advanced Packaging)已成為次世代AI資料中心不可或缺的技術與設備，除了ST積極布署，
包括格羅方德(GlobalFoundries)與台積電(TSMC)等晶圓代工廠也各自推出OCI(Optical Co-packaged Interconnect，光學共封裝互連)
與COUPE(Compact Universal Photonic Engine，緊湊型通用光電引擎)等開放標準或自有光電整合平台，
整個市場的技術重心已全面由過去的200mm晶圓移轉至300mm晶圓，以因應數百萬計的光電收發器市場需求
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/24/2026 :  21:29:12  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/u-s-starts-genesis-mission-with-5b-for-first-projects/

白宮與美國能源部於2026年7月22日宣布為跨聯邦機構的創世紀計畫(Genesis Mission)撥付首批50億美元(約新台幣1,640億元)的國家級AI研發基金，
這項最初由川普總統於2025年底簽署行政命令發起的科技戰略，如今已擴大為集結美國航空暨太空總署(NASA)、國防部等15個聯邦機構的全政府行動，
第一階段已審查並選出278項指標型研究專案，召集全美頂尖國家實驗室與大學的4萬名科學家，全力將前沿人工智慧與超級電腦算力融合，以追求美國的科技主導權

這批計畫的核心戰術任務，在於利用生成式AI與數據建模，全面加速核能基礎設施、先進半導體設計、次世代量子運算以及國家生物安全防禦等關鍵領域的突破速度，
其中最大的一筆單一投資將灌注於核能領域，目標是利用AI演算法在確保絕對防護安全的前提下，大幅縮短新型核子反應爐的建造工期與降低供應鏈組裝殘次率，
此外計畫也迎來日本作為首個國際戰略夥伴，雙方將在5年內各自提撥5億美元，聯手在量子、生物技術與核融合材料等前沿科技上推動去大陸化

然而美國這筆高達50億美元的雄厚開局賭注，在大陸恐怖的國家財政海面前依然顯得緩不濟急，面對大陸政府已經排定、高達2,950億美元(近新台幣10兆元)的龐大AI科技投資預算，
美方的資金規模在長期代差競爭中恐面臨未打先輸的致命短絀，雖然美國國防與能源官員強調美軍擁有頂尖的原創軟體算法與晶片製程工藝，但西方智庫也焦慮指出，
若不持續擴大預算與量產支援，美國在未來的全向軍民通用AI爭霸戰中，其領先優勢將被對方的產能規模強行淹沒
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/25/2026 :  20:17:37  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/uma-the-architecture-edge-ai-needs-to-scale/

隨著邊緣AI裝置的需求暴增，傳統將CPU、GPU和NPU記憶體分開的非統一記憶體架構(NUMA)，已經讓裝置面臨嚴重的技術瓶頸，
因為各晶片之間需要不斷複製和傳輸資料，這不僅造成嚴重的傳輸延遲，更導致裝置大幅耗電和嚴重發熱，卡住邊緣AI的規模化發展

為了解決這個痛點，統一記憶體架構(UMA)成了目前最關鍵的技術解方，UMA透過讓晶片們直接共享同一個記憶體空間，省去資料搬移的繁瑣過程，
這樣一來，NPU就能以極高的頻寬和極低的延遲直接讀取數據，同時大幅降低功耗，滿足邊緣AI所需的即時運算能力

目前晶片業界的主流(像是高通的Snapdragon平台或蘋果的M系列晶片)都已經大力採用這項技術，未來邊緣AI要全面普及到日常裝置(例如手機、筆電和物聯網設備)，
UMA架構的優化程度和軟硬體生態系的整合速度，將會是決定勝負的核心關鍵
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 07/25/2026 :  20:21:50  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/how-quantum-computing-earns-its-place-in-the-data-center/

隨著傳統算力遇到瓶頸，量子計算正加速從實驗室走進商業資料中心，目前企業主要透過2種方式導入，第一種是在自家資料中心直接建造低溫量子基礎設施，
第二種則是透過進駐專業的第三方託管機房，不論哪種模式，核心目的都是為了把量子算力搬到離傳統數據最近的地方，以大幅提升資料處理的效率

為了讓資料中心能夠大規模部署，量子晶片必須適應現有的IT環境，目前業界正在努力推動硬體標準化，目標是讓複雜的量子冷卻系統和控制元件，
能夠直接塞進傳統資料中心的標準機架(Standard Rack)裡，這種硬體外觀與規格的瘦身，是量子計算能不能在商業市場順利規模化的關鍵

未來的商業主流絕對不是純量子運算，而是經典與量子的混合式異構運算(Hybrid Computing)，資料中心必須透過軟體，將傳統的CPU、GPU與新加入的量子處理器(QPU)完美融合，
讓它們各司其職，誰能率先建立起這種混合運算的軟體生態系，誰就能在未來的超級算力市場中贏得勝利
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 08/08/2026 :  20:58:01  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/stmicroelectronics-bets-on-hardware-based-post-quantum-cryptography-with-st54m/

意法半導體推出代號為ST54M的硬體安全晶片，專為智慧型手機、穿戴式設備以及行動裝置提供後量子加密防禦，
該產品旨在保護裝置免受未來量子電腦技術對現行加密網路所帶來的解密威脅

該晶片的關鍵技術在於將嵌入式安全元件(eSE)與近場無線通訊(NFC)控制器整合至單一晶片中，
軟體層面則導入美國國家標準暨技術研究院(NIST)核准的ML-KEM與ML-DSA加密演算法，具備硬體級的抗量子計算攻擊能力

此硬體架構的目的在於取代傳統純軟體加密元件，用以提升數位車鑰匙、行動支付、身分驗證以及電信eSIM的資安防護水準，
該產品目前已進入量產與商業化部署階段，藉此建立新一代消費性電子的硬體信任
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 08/13/2026 :  22:21:45  會員資料 Send WingStar a Private Message  引言回覆
https://www.realcleardefense.com/articles/2026/08/13/the_us_needs_both_domestic_and_space-based_semiconductors_1200013.html

從半導體晶體生長(Crystal Growth)的物理特性來看，美國推動晶片法案建立本土陸基晶圓廠，只能解決供應鏈斷鏈的量產風險，
卻無法突破地球重力對次世代晶片造成的材料瓶頸，陸基製造在熔融與冷卻過程中，會因為重力引發嚴重的熱對流(Thermal Convection)與沉澱效應，
導致晶格出現微小缺陷(Defects)與不均勻摻雜，這在半導體專家眼中，是限制國防晶片達到極致效能的隱形天花板，而太空的微重力(Microgravity)環境，
恰好能徹底消除對流與浮力，讓材料能完美流動，從根本上杜絕缺陷，打造出超越地球物理限制的超高純度晶片

太空具備2個地球上要花費巨資才能模擬的天然半導體加工廠優勢，即微重力與高真空，傳統晶圓廠為了維持無塵室的極致真空與潔淨度，必須消耗龐大的能源與設備維護代價，
而在低地球軌道(LEO)或太空站中，高真空環境是伸手可得的天然資源，專家分析，未來的太空晶圓廠將全面走入無人自動化(Lethal Autonomy概念的跨界延伸)，
這不僅大幅降低人類進入太空的人力成本，更能避免操作人員帶來的微塵污染，透過軌道上的自動化晶圓加工，美國可望為其最核心的國防航太與AI基礎設施，
穩定提供極高抗輻射(Radiation-Hardened)且長壽命的頂級晶片

從美國國防部的宏觀戰略來看，當大陸與其他潛在對手在陸基半導體製程上緊追不捨、甚至可能透過逆向工程縮小技術差距時，太空製造就成了美軍拉開代差的終極防線，
太空半導體不僅是商業投資，更是國家安全的戰略延伸，其生產的晶片將直接用於下一代電子戰系統、高超音速武器導引、以及太空軌道防禦網絡，
透過建立本土與太空雙軌並行的半導體生態系，美國試圖在製程技術上確立一道對手在未來數十年間都無法跨越的物理與地緣戰略護城河，
確保美軍在極端衝突中的絕對科技優勢
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 08/15/2026 :  16:36:56  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/chiplet-architectures-as-a-practical-path-to-scalable-automotive-compute/

隨著車載電子系統加速朝向集中式區域架構轉型，傳統分散的電子控制單元(ECU)正被中央處理器取代，以支援軟體定義汽車(software‑defined vehicles，SDV)的發展，
然而這種轉變讓車載晶片遭遇嚴重的設計瓶頸，隨着AI運算與感測器資料處理的需求暴增，傳統單晶片的擴充速度已無法追上需求，
且車載環境對功耗、成本與可靠度的嚴格限制依然沒有改變，小晶片架構已成為汽車產業解決單晶片設計困難的解決方案，
能在不破壞成本效益的前提下，實現靈活的車載運算擴充

小晶片技術的優勢在於將複雜的處理器功能拆解成多個獨立的微小裸晶，並將其整合在單一封裝內，這套作法能提升大尺寸裸晶的成本效益，
特別是當裸晶面積超過200平方毫米時，能藉此大幅改善製造良率並壓低成本，同時設計人員可以單獨升級AI運算或圖形處理區塊，
允許不同功能的裸晶各自採用最適合且最經濟的半導體製程節點，這種設計支援硬體的漸進式升級，能最大程度保護車廠過去在軟體上的龐大投資，
避免因硬體大改而導致軟體架構流於碎片化
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 08/29/2026 :  15:27:03  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/when-interoperability-becomes-infrastructure/
https://csa-iot.org/newsroom/matter-1-6-enables-more-intuitive-setup-multi-ecosystem-experiences-and-context-driven-control/
https://community.home-assistant.io/t/matter-thread-onboarding-and-stability-issues-observations-from-real-world-home-network-environments/1015504
https://striderintel.com/tag/academia/
https://metadeskglobal.com/iot-product-lifecycle-after-hardware-ships/
https://www.mckinsey.com/industries/infrastructure/our-insights/the-infrastructure-moment

隨著智慧家庭與物聯網(Internet of Things，IoT)裝置的部署規模擴大，硬體製造商正迎來一個全新的轉折點，連網產品的真正價值與挑戰在硬體出貨(Hardware Ships)之後才真正開始，
分析指出，許多研發團隊在產品上市前投入大量資源進行電路板與韌體開發，卻低估部署後的可見性(Visibility)，在全新演進的Matter 1.6協定架構下，
去中心化的本地控制(Local Control)與多管理域網路行政管理雖然保護隱私，但也導致製造商難以像過去一樣直接從遠端監控裝置的連線健康度與運作邊界

其次，為了緩解產品部署後的可見性鴻溝，Matter 1.6標準提供更彈性的核心增強功能，包含透過標準化的安全感測器事件歷史記錄(Security Sensor Event History)回傳即時狀態，
在真實世界的多編織網(Multi-Fabric)或複雜網路環境中，裝置經常因為多播DNS(mDNS)服務探索失效或虛擬區域網路(VLAN)隔離，導致在配對階段逾時或無預警斷線，
製造商必須從第一天就導入完善的機隊管理(Fleet Management)平台，並建置可靠的空中下載(Over-the-Air，OTA)韌體更新基礎設施，唯有透過安全的修補程式遠端布署，
才能在用戶遭遇連線故障前主動排除雜訊，確保整體機隊的健康度與運作順暢

最後，從數位基礎設施(Digital Infrastructure)與關鍵產業供應鏈的防禦戰略來看，出貨端點的安全可見性更直接關乎到國家整體的經濟安全防線，
當前跨國資安威脅與地緣政治衝突日益升高，敵對勢力常利用物聯網設備布署後的安全盲區進行跳板式的網路滲透與分散式拒絕服務攻擊，
如果製造商在硬體出貨後就對設備的內部運作失去可見性，將無法在面臨核心關鍵智財權流失或網路資訊戰時，提供即時的安全防護與阻斷
Edited by - WingStar on 09/06/2026 16:16:39
Go to Top of Page

小毛
我是老鳥

Taiwan
12453 Posts
Posted - 09/01/2026 :  09:02:51  會員資料  Visit 小毛's Homepage Send 小毛 a Private Message  引言回覆
SiC或許是GaN之後另一個重點路線........

https://money.udn.com/money/story/5612/9726223?from=edn_newest_index
廣運攜盛新材料攻碳化矽 秀國產長晶爐製12吋碳化矽晶球
廣運集團暨盛新材料董事長謝明凱表示，先進材料的掌握度，決定了台灣在全球終端產品的競爭力。過去，高階碳化矽基板高度仰賴國際大廠，如今，盛新材料不僅透過集團自製設備成功挑戰12吋晶球極限，更率先突破P型基板的長晶技術壁壘。這不只是盛新材料的一小步，更是台灣寬能隙半導體產業實現「設備國產化、材料自主化」的一大步。我們將持續做為全球客戶最堅實的後盾，攜手迎戰AI與高壓綠能時代的挑戰。


隨著全球電動車滲透率提升、次世代通訊與低軌衛星基礎建設普及、與AI數據中心擴張，市場對高功率、高頻通訊、與高散熱需求呈現爆發性成長，同時具備上述三大特性的寬能矽半導體材料碳化矽(SiC)目前需求攀升。然而，碳化矽晶體製備難度與產能瓶頸一直是限制其發展的痛點，尤其在中國與美國兩大勢力壟斷之下的發展。


為打破全球供應鏈侷限，本土自主研發、全自製碳化矽上游材料領導廠商—盛新材料搭配母公司廣運機械的自主研發長晶爐設備，將於今年Semicon Taiwan 2026國際半導體展與廣運集團盛大亮相其最新研發的碳化矽晶錠與基板全新產品，憑藉卓越的品質管控，盛新材料致力於為下游客戶提供最優質的上游材料，大幅推進車用功率元件、次世代通訊與低軌衛星基礎設施所需元件的量產時程。做為國內首家發表8吋導電型與半絕緣型碳化矽上游材料領導廠商，盛新材料今年將再次突破技術門檻，為亞洲自主供應鏈立下兩大全新里程碑。


今年展會中，盛新材料將震撼展出國內首顆以「自製國產長晶爐設備」製備的12吋碳化矽晶球，展現台灣在先進材料與自製設備上的強大整合力；此外，更將在台首次展示技術門檻極高的「P型碳化矽基板」，這項突破性產品專為智慧電網、軌道交通所需之6.5~10kV以上的SiC IGBT超高壓功率元件而生；同時結合碳化矽材料絕佳的導熱特性，盛新材料將為AI時代的高效散熱需求與次世代超高壓基礎設施，提供完整的解決方案。

** 小毛的新幻想空間逐漸復活中(新增3D圖喔).....**
http://lordmrx.pixnet.net/blog
歡迎參觀
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 09/06/2026 :  15:37:42  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/100010464/
https://www.allaboutcircuits.com/industry-white-papers/improving-server-and-industrial-power-supplies-with-sic-jfets/
https://eepower.com/technical-articles/inside-the-silicon-carbide-jfet-specs-stability-and-the-new-performance-frontier/
https://www.powerelectronicsnews.com/silicon-carbide-sic-fets-advance-power-electronics/

人工智慧(AI)資料中心與高階工業電力基礎建設的功耗因運算量暴增而急遽攀升，正推動全球伺服器電源供應器(Power Supply Unit，PSU)轉向更高效能的晶片架構演進，
根據國際能源署(IEA)與頂尖半導體科技媒體的研究報告指出，傳統矽基功率元件在面對當前機櫃極致的功率密度(Power Density)與切換頻率時，已達到物理極限，為了克服這項瓶頸，
結合低壓矽質金氧半場效電晶體(Silicon MOSFET)與碳化矽接面場效電晶體(SiC JFET)的新型碳化矽級聯接面場效電晶體(SiC Cascode JFET，SiC CJFET)架構正式脫穎而出，
不僅達成導通狀態為常斷型(Normally-off)的防護設計，更在關鍵的交流轉直流(AC-DC)與直流轉直流(DC-DC)電力轉換階段，大幅降低能源切換損耗，
成為提升整體電力轉換效率(Power Efficiency)的新技術標竿

其次，SiC JFET具備獨特的體導通(Bulk Conduction)機制且不含閘極氧化層(Gate Oxide)，使其在元件單位面積上能展現極低的特定導通電阻(RDS(on))，
這種優異的物理特性移除了傳統元件的本質體二極體(Body Diode)，徹底消成反向恢復電荷(Reverse-Recovery Charge)帶來的切換應力與能量損耗，
非常適合應用於高速運算環境的熱插拔(Hot-Swap)與電力防護電路中，同時，在全新800V的高效能中介匯流排架構(Intermediate Bus Architecture，IBC)中，
該元件卓越的線性模式能力(Linear-mode Capability)能有效抑制系統啟動時的突波電流(Inrush Current)，
將過往容易因電壓不穩而燒毀昂貴繪圖處理器(Graphics Processing Unit，GPU)的風險降至最低

最後，在軍工航太與全球能源網路互聯的剛性防衛需求下，具備高魯棒性(Robustness)的SiC功率半導體已成為固態斷路器(Solid-State Circuit Breaker，SSCB)的核心驅動引擎，
傳統機械式斷路器在遭遇電網異常短路時，往往需要超過10毫秒(ms)的反應時間，且極易產生實體電弧破壞，而以SiC JFET組建的固態配電架構，能在小於5微秒(µs)的極短時間內切斷故障電流，
為後端高階電網與敏感雷達通訊設備提供微秒級的短路防禦能力，此外，其高溫穩定性與寬廣的安全工作區(Safe Operating Area，SOA)使系統無須依賴外掛的外部溫度感測器，
能直接透過閘源極電壓(VGS)進行精確的晶片接面溫度量測，大幅精簡極端地緣衝突環境下的硬體維護成本
Edited by - WingStar on 09/06/2026 16:00:05
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 09/06/2026 :  16:08:31  會員資料 Send WingStar a Private Message  引言回覆
https://www.eetimes.com/microscale-power-management-starts-with-microflow-heat-measurement/
https://www.nature.com/articles/s41378-023-00525-z
https://www.research-collection.ethz.ch/bitstreams/85b38b49-78f4-4b1c-878b-7248569dd563/download
https://www.linkedin.com/in/qiushu-chen-07b66592
https://www.cell.com/biophysj/pdf/S0006-3495(21)01667-2.pdf

人工智慧(AI)晶片與高密度微處理器因運算效能飆升而面臨嚴苛的散熱極限，正推動全球電子與運算架構轉向晶片內部冷卻，而微尺度功率管理始於微流熱測量已成為打破晶片熱障壁的核心關鍵
研究指出，傳統外掛散熱片已無法即時排散高頻運算產生的局部熱點，為了解決這項瓶頸，微流熱測量(Microfluidic Calorimetry)技術被全面導入功率管理中，
其技術本質是直接在微流體平台(Microfluidic Platforms)的流道上方整合熱通量感測器(Heat Flux Sensor)，精確捕捉通道內微小的熱功率與放熱反應(Exothermic Reactions)變化，
達成無須修改分析物且具備高空間解析度的即時熱量監測

其次，微流熱測量技術能將微觀熱源精準量化，是實現微尺度邊緣功率優化的系統基礎，在微流體晶片系統中，所有生物或化學反應轉化出的微小電力與廢熱，
都能透過差量補償(Differential Compensation)方法進行熱功率量測，進而大幅降低外部環境的熱波動與流速干擾，
在實驗中，研究團隊利用聚二甲基矽氧烷(Polydimethylsiloxane，PDMS)材質打造出具備46微升(µl)微流道的流動型(Flow-through)晶片，
並透過集中參數模型(Lumped Element Model，LEM)與化學反應進行熱傳導(Thermal Conduction)與流體對流(Convection)損失的系統校正，這種微秒(µs)級的動態熱量量測能力，
能讓後端功率管理整合晶片(Power Management Integrated Circuit，PMIC)精確識別即時熱訊號，引導冷卻液完成主動散熱，最大化系統的能源使用效率(Power Efficiency)

最後，在軍事國防、前線雷達通訊等剛性需求下，微流熱測量更被視為鞏微戰略晶片自主權與藥物開發的關鍵防衛技術，在美國國防高等研究計劃署(DARPA)資助的相關技術研發中，
微流熱測量系統展現出極低的偵測極限(Limit of Detection，LOD)與出色的感測器解析度(Sensor Resolution)，能被廣泛擴充至現行的晶片實驗室(Lab-on-a-Chip)平台，
在戰場電子戰與低軌衛星等充滿敵意的高能輻射(Radiation)與高溫環境中，該技術能確保機載高性能雷達與邊緣運算晶片，在不到一奈升(nL)的微小液滴或高流速環境下，
仍能維持高速的動態熱補償
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 09/06/2026 :  16:30:05  會員資料 Send WingStar a Private Message  引言回覆
https://semiengineering.com/the-sub-2nm-paradox/
https://semiengineering.com/why-move-to-2nm/
https://semiwiki.com/semiconductor-manufacturers/tsmc/367081-global-2nm-supply-crunch-tsmc-leads-as-intel-18a-samsung-and-rapidus-race-to-compete/
https://semiengineering.com/challenges-in-scaling-chips-to-2nm-and-below/
https://www.semiconductor-digest.com/the-2nm-race-begins-foundries-battle-for-ai-and-hpc-leadership/
https://semiengineering.com/ai-is-forcing-data-centers-to-rethink-trust/

隨著晶圓代工廠商將環繞閘極(Gate-All-Around，GAA)電晶體技術帶入量產，2奈米以下悖論(The Sub-2nm Paradox)正重塑全球最先進晶片的設計、製造與地緣經濟學格局，
專題報告指出，微縮技術跨入2奈米(2nm)節點以下時，晶片產業正面臨物理極限與製程偏差(Process Variation)的劇烈挑戰，在底層結構中，
由於金屬導線極度細微化導致電阻電容延遲(RC Delay)大幅增加，且靜態隨機存取記憶體(Static Random-Access Memory，SRAM)的微縮速度嚴重落後於數位邏輯電路，
這項物理天花板迫使先進節點的研發重心，從過去盲目追求提高每平方公釐的電晶體密度，全面轉向加快資料移動效率與提升整體轉換效能的異質整合

其次，2奈米以下技術的極端資本強度(Capital Intensity)，與人工智慧(AI)晶片爆發的需求之間，存在著嚴重的成本與量產規模悖論，
當前不論是英特爾(Intel)結合背面供電網路(Backside Power Delivery Network，BSPDN)技術的Intel 18A製程、三星(Samsung)的SF2製程，
還是台積電(TSMC)已被高階客戶搶購一空的N2製程，建置與研發成本皆是天文數字，單一2奈米晶片的開發成本動輒突破1億美元，
如果沒有智慧型手機與大型雲端高效能運算(High-Performance Computing，HPC)巨頭排山倒海的民用市場出貨量來分攤，單憑國防與軍工應用較小的採購規模，
根本無法獨力支撐先進產線，這造成各國政府寄予厚望的戰略安全算力，在經濟學上必須完全綑綁於商業科技市場的繁榮

最後，美、日、歐等國基於科技主權與降低台海地緣政治風險，極力強制產能外移，卻反向稀釋台灣本土的半導體矽盾防禦力，構成第三層悖論，
儘管台積電透過調高資本支出(CAPEX)死守最核心的技術研發，但隨著台積電在海外晶圓廠開出先進產能，加上日本政府大力扶植預計於2027年量產2奈米的Rapidus，
西方陣營對台灣實體晶圓廠非贏不可的結構性依賴在幾年內將被部分滿足，當海外供應鏈能夠獨立供應絕大多數國防軍工與頂尖資料中心所需的晶片槽位(Wafer Slots)時，
原本用來嚇阻衝突、綁定盟友安全的防衛韌性反而面臨弱化，形成安全防線向外擴散的兩難
Go to Top of Page

WingStar
路人甲乙丙

Taiwan
3059 Posts
Posted - 09/06/2026 :  17:07:26  會員資料 Send WingStar a Private Message  引言回覆
https://semiengineering.com/defect-prediction-in-optical-lithography-euvl-and-nil-national-taiwan-university/
https://bits-chips.com/article/nanoimprint-lithography-wont-compete-with-euv-anytime-soon/
https://www.researchgate.net/publication/398877096_Current_Status_and_Trends_in_EUV_and_NIL_Lithography_Process_Development
https://resources.sw.siemens.com/en-US/technical-paper-guided-random-synthetic-layout-generation-and-machine-learning-based-defect/

隨著半導體製程跨入先進微縮節點，晶圓圖案轉印技術正同時在光學微影、極紫外光微影與奈米壓印微影三大領域並行演進，而缺陷預測(Defect Prediction)已成為維持先進晶片良率的最核心戰場，
根據國立臺灣大學(NTU)研究團隊發表的技術論文指出，傳統由解析度增強技術(RET)與光學鄰近效應修正(OPC)主導的幾何驅動修正邏輯，在面對實體極限時已完全不夠用，
現代晶圓代工廠必須全面將製程導入結合物理建模(Physics-Based)與資料驅動(Data-Driven)的機器學習(Machine Learning，ML)混合預測架構，將缺陷控制從事後攔截升級為事前精準預測

其次，這3種微影技術的物理機制不同，其缺陷預測模型的建構核心也存在差異，極紫外光微影(EUVL)模型須拆解隨機光阻效應、光子數量有限導致的隨機變異及光罩三維效應，
而屬於實體接觸式複製的奈米壓印微影(NIL)，其預測則轉向模擬光阻填充、殘留層厚度變異、模具互動、黏彈性變形與脫模撕裂，為在開發初期加速優化，
工程師利用引導式隨機合成佈局生成技術施加最小設計規則限制並結合機器學習進行熱點偵測，在缺陷預測上取得高精確度表現

最後，這項預測技術直接影響新型製程的戰略地位，Canon雖推出NIL設備宣稱能以低成本生產5奈米晶片，但產業分析指出其面臨嚴苛限制，因壓印需實體接觸，
模板結構易受機械應力破壞與產生微粒，壽命僅約50片晶圓，加上疊對誤差高、產能落後且缺乏成熟生態系，NIL短期內無法與EUV競爭
Go to Top of Page
   標題 下一個標題  
 發表新標題  回覆本標題
 友善列印
直接前往:
MDC第二論壇 © 2000-2002 Snitz Communications Go To Top Of Page
Powered By: Snitz Forums 2000 Version 3.4.04